主要观点：
　　历经十余载发展风雨兼程，盛合晶微成为世界级先进封装企业
　　盛合晶微是全球领先的集成电路晶圆级先进封测企业，起步于先进的12英寸中段硅片加工，并进一步提供晶圆级封装(WLP)和芯粒多芯片集成封装等全流程的先进封测服务，致力于支持各类高性能芯片，尤其是图形处理器(GPU)、中央处理器(CPU)、人工智能芯片等，通过超越摩尔定律(More than Moore)的异构集成方式，实现高算力、高带宽、低功耗等的全面性能提升。公司起步于先进的12英寸中段硅片加工，此后延伸至晶圆级封装(WLP)和芯粒多芯片集成封装等全流程先进封测服务。
　　集成芯片能够持续优化芯片系统的性能和功耗，是超越摩尔定律的重要方式
　　集成芯片是芯粒级的半导体集成技术，其先将晶体管集成制造为特定功能的芯粒(Chiplet)，再按照应用需求将芯粒通过半导体制造技术集成制造为芯片。芯粒指预先制造好、具有特定功能、可组合集成的晶片，其功能可包括通用处理器、存储器、图形处理器、加密引擎、网络接口等。集成芯片中，需要使用到封装技术将芯粒(Chiplet)集成制造为芯片。根据国内行业组织发布的标准，实现集成芯片的主要封装技术包括通过封装基板实现芯片之间信号互联的常规封装(大尺寸MCM)，以及通过转接板实现芯片之间高密度信号互联的先进封装(2.5D)。
　　先进封装市场空间广阔，多应用领域支持市场持续成长
　　高性能运算是先进封装最具代表性的下游行业，芯粒多芯片集成封装技术能够突破单芯片集成下加工尺寸、功耗墙、内存墙等的限制，可以持续提升芯片系统的性能，是后摩尔时代持续发展高算力芯片的有效方式，已经成为高算力芯片必需的封装技术，是构建支撑算力基础设施的高算力芯片完整供应链的关键环节。比如，英伟达最主要的Hopper和Blackwell系列AIGPU，以及博通公司最主要的AI芯片均使用2.5D/3DIC的技术方案。
　　从价值量上看，芯粒多芯片集成封装及配套的测试环节也已进入高算力芯片制造产业的价值链高端，一定程度上重构了集成电路制造产业链的价值分布。目前最主流的高算力芯片的成本结构中，CoWoS及配套测试环节的合计价值量已经接近先进制程芯片制造环节。
　　盛合晶微研发积极扩充2.5D和3D集成产能，构建生态与客户壁垒
　　盛合晶微IPO战略配售获海光信息、摩笔生成（摩尔线程全资子公司）、天数智芯、沐曦数智、复旦微电等一众AI芯片设计厂商，以及fab厂华虹公司的认购。充分展现公司与产业链生态伙伴长期战略协同。
　　公司通过与大客户共同研发，强化技术生态壁垒，推动公司在先进封装上的持续成长。客户A在2024年度和2025年上半年，分别占比公司营业收入的73.45%和74.40%。于2019年在中国大陆率先发布三维多芯片集成技术品牌SmartPoser？，涵盖2.5D/3DIC、3DPackage等各类技术方案。基于公司长期技术积累和研发投入，构建与下游客户长期战略协同和绑定关系。
　　投资建议
　　我们预计2026-2028年公司归母净利润分别为11.96、15.81、21.53亿元，对应的EPS分别为0.64、0.85、1.16元，对应2026年9月28日收盘价PE分别为188.51、142.68、104.77倍。首次覆盖给予公司“买入”评级。
　　风险提示
　　大客户项目进展不及预期，AI需求不及预期，消费电子需求不及预期，汽车电子需求不及预期。