大算力应用如高性能服务器（HPC）和自动驾驶（ADAS）取代手机/PC成为新一轮半导体周期驱动力，后摩尔定律时代高端封装工艺迭代成为新的发展趋势。以Chiplet为代表的2.5D/3D封装形式成为大芯片标配，TSV/RDL/Fan-out等高端封装技术带来封装环节价值占比提升。全球晶圆代工龙头台积电打造全球2.5D/3D先进封装工艺标杆，未来几年封装市场增长主要受益于先进封装的扩大。先进封装市场的快速增长，有望成为国内晶圆代工厂商（中芯国际）与封测厂商（长电科技、通富微电和深科技）的新一轮成长驱动力。
　　1、应用：大算力应用如高性能服务器（HPC）和自动驾驶（ADAS）取代手机/PC成为新一轮半导体周期驱动力，后摩尔定律时代高端封装工艺迭代成为新的发展趋势。以台积电下游应用来看，HPC的收入增速从2020年Q3超过手机后保持持续领先，对应的营收占比在在2022年Q1首次超过手机成为台积电下游第一大应用，相比之下封测厂商在高价值量的运算类电子占比仅为16%。我们认为随着大算力需求提升，先进封装替代先进制程成为降低单位算力成本的最佳方案，进而拉高运算电子在封测厂商的价值量。
　　2、工艺：以Chiplet为代表的2.5D/3D封装形式成为大芯片标配，TSV/RDL/Fan-out等高端封装技术带来封装环节价值占比提升。半导体价值量的增长下游从手机/PC向高算力的HPC和ADAS转移，封装工艺开始向Chiplet为代表的2.5D/3D封装转移，从封装工艺流程来看，晶圆代工厂基于制造环节的的优势扩展至TSV工艺，封测厂参与较多的是RDL和Fan-out等封装工艺，随着高算力芯片整体封测市场扩容，封测厂商逐步扩大2.5D和3D封测布局。
　　3、市场：全球晶圆代工龙头台积电打造全球2.5D/3D先进封装工艺标杆，未来几年封装市场增长主要受益于先进封装的扩大。目前先进封装营收规模最大是晶圆代工龙头台积电，预计2022年先进封装贡献了53亿美元，全球封测龙头日月光和安靠都推出了3D封测工艺平台，积极抢占先进封装的份额。预计2027年先进封装市场规模增至651亿美元，2021-2027年CAGR达到9.6%，先进封装成为大算力时代封装厂商新的增长动能。
　　4、建议关注标的：
　　中芯国际（国内逻辑芯片代工龙头，Q2稼动率见底，行业周期反转在即）
　　长电科技（2H22推出XDFOI为代表的2.5D/3D封装工艺平台）
　　通富微电（绑定AMD推出GPU/CPU/ASIC芯片chiplet解决方案）
　　深科技（存储封测龙头，能够实现8层和16层存储芯片堆叠工艺）
　　风险提示
　　中美贸易/科技摩擦升级风险：美国限制含涉美技术的晶圆代工厂为限制名单上的中国芯片厂商代工，若未来美国加大对中国半导体行业的遏制，可能影响国内厂商需求海外代工以及先进制程产品的研发。
　　先进封装工艺研发进展不及预期：算力芯片、IP等产品市场技术壁垒高，行业龙头不断研发创新，未来若国内公司研发进展不及预期，致新一代产品开发进度、性能等指标不及预期，则会影响其市场竞争力。
　　HPC、ADAS等大算力需求不达预期：宏观环境的不利因素将可能使得全球经济增速放缓，导致HPC、汽车电子等大算力场景需求不及预期，或其他领域拓展进度放缓。
　　市场竞争加剧导致毛利率下降：国内厂商正积极推进国产替代，国内厂商之间亦存在竞争，若未来市场竞争加剧，可能导致价格战致使毛利率下降。

研究报告全文：证券研究报告电子行业报告算力芯片系列大算力时代的先进封装投资机遇刘双锋电子行业首席分析师范彬泰电子行业首席分析师liushuangfengcsccomcnfanbingtaicsccomcn执业证书编号S1440520070002执业证书编号S1440521120001发布日期2023年4月3日本报告由中信建投证券股份有限公司在中华人民共和国仅为本报告目的不包括香港澳门台湾提供在遵守适用的法律法规情况下本报告亦可能由中信建投国际证券有限公司在香港提供同时请参阅最后一页的重要声明核心观点大算力应用如高性能服务器HPC和自动驾驶ADAS取代手机PC成为新一轮半导体周期驱动力后摩尔定律时代高端封装工艺迭代成为新的发展趋势以Chiplet为代表的25D3D封装形式成为大芯片标配TSVRDLFan-out等高端封装技术带来封装环节价值占比提升全球晶圆代工龙头台积电打造全球25D3D先进封装工艺标杆未来几年封装市场增长主要受益于先进封装的扩大先进封装市场的快速增长有望成为国内晶圆代工厂商中芯国际与封测厂商长电科技通富微电和深科技的新一轮成长驱动力报告核心观点摘要1应用大算力应用如高性能服务器HPC和自动驾驶ADAS取代手机PC成为新一轮半导体周期驱动力后摩尔定律时代高端封装工艺迭代成为新的发展趋势以台积电下游应用来看HPC的收入增速从2020年Q3超过手机后保持持续领先对应的营收占比在在2022年Q1首次超过手机成为台积电下游第一大应用相比之下封测厂商在高价值量的运算类电子占比仅为16我们认为随着大算力需求提升先进封装替代先进制程成为降低单位算力成本的最佳方案进而拉高运算电子在封测厂商的价值量2工艺以Chiplet为代表的25D3D封装形式成为大芯片标配TSVRDLFan-out等高端封装技术带来封装环节价值占比提升半导体价值量的增长下游从手机PC向高算力的HPC和ADAS转移封装工艺开始向Chiplet为代表的25D3D封装转移从封装工艺流程来看晶圆代工厂基于制造环节的的优势扩展至TSV工艺封测厂参与较多的是RDL和Fan-out等封装工艺随着高算力芯片整体封测市场扩容封测厂商逐步扩大25D和3D封测布局3市场全球晶圆代工龙头台积电打造全球25D3D先进封装工艺标杆未来几年封装市场增长主要受益于先进封装的扩大目前先进封装营收规模最大是晶圆代工龙头台积电预计2022年先进封装贡献了53亿美元全球封测龙头日月光和安靠都推出了3D封测工艺平台积极抢占先进封装的份额预计2027年先进封装市场规模增至651亿美元2021-2027年CAGR达到96先进封装成为大算力时代封装厂商新的增长动能4建议关注标的中芯国际国内逻辑芯片代工龙头Q2稼动率见底行业周期反转在即长电科技2H22推出XDFOI为代表的25D3D封装工艺平台通富微电绑定AMD推出GPUCPUASIC芯片chiplet解决方案深科技存储封测龙头能够实现8层和16层存储芯片堆叠工艺目录一应用手机封装工艺-汽车封装工艺-HPC二工艺先进封装与25D3D封装关键工艺三空间行业规模与龙头四供给国内晶圆厂与封装厂2022年海外与中国大陆的逻辑类IC封测厂商实现双位数增长2022年全球海外前十大封测厂商营收合计达到277亿美元yoy9逻辑IC封测和测试厂商成长明显DDIC类封测公司受到行业周期下滑较多2022年中国大陆前十大封测厂商营收合计达到765亿元人民币yoy14逻辑IC封测和专业测试厂商实现大幅增长图表海内外封测大厂营业收入营业收入单位USM营业收入单位RMBM封测类型国际大厂证券代码2021年2022年yoy封测类型国内龙头证券代码2021年2022年yoy逻辑类日月光3711TW117131306612逻辑IC长电科技600584SH305023376211逻辑类安靠AMKRO6138709216逻辑IC通富微电002156SZ158122142936存储类力成6239TW299530000逻辑IC华天科技002185SZ1209711906-2CIS精材科技3374TWO2742761逻辑IC甬夕电子688362SH205521846DDIC颀邦科技6147TWO973859-12存储IC深科技000021SZ288530586DDIC南茂科技8150TW984844-14CIS封测晶方科技603005SH14111145-19测试类京元电子2449TW121113179DDIC颀中科技A22097SH132013724测试类欣铨3264TWO42651822DDIC汇成股份688403SH79694018测试类夕格6257TW59672221测试类伟测科技688372SH49373349合计25309276949合计673727652914资料来源各公司公告中信建投注深科技晶方科技颀中科技2022年营收是年化所得其余来自公司公告2022年Q1开始HPC超越手机成为半导体第一大需求驱动力2020年第三季度台积电HPC的收入增速首次超过手机应用后持续保持领先营收占比也在2022年第一季度超过智能手机成为逻辑芯片领域最重要的成长驱动力2020年第三季度开始汽车电子领域增速持续走高在台积电所有下游应用领域中保持最高的成长速度图表2019-2020年台积电各应用领域营收增速图表2018-2020年台积电手机与HPC收入占比手机HPC物联网手机高性能计算HPC汽车消费电子其它55150130501104590704050303510-1030-30-5025资料来源台积电中信建投资料来源台积电中信建投HPC封装价值并未流向OSAT厂商主要由晶圆代工厂承接全球封测厂商排名前两位的是日月光投控与安靠按照下游应用占比来看手机依然是封测领域占比最高的营收占比高达40-50与晶圆代工龙头台积电的晶圆代工应用占比匹配计算领域日月光与安靠的营收占比均为16明显低于HPC领域晶圆代工环节超过40的营收占比可见HPC领域的封测并未由OSAT厂商承接而是留在台积电等聚焦先进制程代工的晶圆厂体内图表日月光投控包含夕品封测下游应用占比图表2021年安靠封测下游应用占比通讯电脑汽车消费电子及其他100903232323131318033337060141515161616161650403053525352525353532010021Q121Q221Q321Q422Q122Q222Q322Q4资料来源日月光中信建投资料来源安靠中信建投ChatGPT引领算力新时代HPC封装成OSAT厂商必争之地2019年开启的5G手机浪潮推动了射频RF封装工艺向SiP和AiPAOP领域发展摄像头升级也拉动了CIS的封装需求爆发随着5G手机渗透率逐步饱和服务器HPC需求成为半导体行业新的驱动力不同于智能手机追求轻薄和微缩的追求服务器芯片更注重算力提升以Chiplet为代表的25D和3D封装工艺成为封装需求的重要引擎图表智能手机核心元件的封装工艺图表AMD小芯片Chiplet设计与先进封装资料来源安靠中信建投资料来源AMD中信建投汽车芯片封装趋势Fan-outSiP等先进封装需求增长在汽车领域先进的驾驶员辅助系统ADAS电气化和虚拟驾驶舱等智能化升级对于先进封装的需求快速增加尤其是ADAS对于大算力芯片使用量大幅提升带动25D3D封装需求汽车电子是SiP封装的重要应用场景SIP封装为汽车客户提供一个平台将微处理器和其他功能模块如SerDesPMICs存储MEMS传感器等整合在一起成为完整的控制系统在ECUABS方向盘控制系统座舱娱乐系统等各个单元得到采用扇出形封装Fan-out已经在汽车毫米波雷达中得到了应用在77GHz毫米波雷达上的性能已被证明优于FCBGA等其他封装形式因为RDL能够实现低损耗布线和卓越的RF性能图表汽车电子常用封装方案图表MoldedCavity和Multi-sensor集成光学传感器封装资料来源安靠中信建投资料来源ChipScaleReview中信建投目录一应用手机封装工艺-汽车封装工艺-HPC二工艺先进封装与25D3D封装关键工艺三空间行业规模与龙头四供给国内晶圆厂与封装厂AI应用对性能的极致追求与先进封装技术的发展相辅相成除了AI芯片架构本身的进展外更高性能的芯片往往离不开先进封装在AI运算中神经网络参数权重偏差超参数和其他需要存储在内存中常规存储器与处理器之间的数据搬运速度慢成为运算速度提升的瓶颈且将数据搬运的功耗高目前AI芯片通过NMP近内存处理器和PIM存内处理的架构设计降低上述限制例如NMP包括25D封装逻辑芯片与HBM3D封装逻辑芯片与堆叠的DRAMHMC异构集成突破先进制程的限制降低单位算力成本在上述方案中DRAM逻辑和其他模块来自不同的工艺节点并使用先进封装技术进行连接形成异构集成随着人工智能架构变得越来越普遍未来AI芯片还将集成来自其他领域如模拟射频和光子学的模块以及不同的工艺节点满足更多的应用需求图表AI计算内存墙图表AI封装架构NMP逻辑芯片与HBM25D封装NMP逻辑芯片与HBC3D封装多芯片PIM加速器逻辑存储未来与其他领域模块形成的异构集成芯片资料来源知存科技中信建投资料来源ChipScaleReview中信建投Chiplet成为后摩尔时代发展趋势图表先进制程芯片的研发费用大幅上升后摩尔时代Chiplet封装为芯片制造提供了性能与成本平衡的最佳方案随着半导体工艺尺寸进一步缩小集成电路制研发费用百万美元造面临的挑战日益增大摩尔定律日趋放缓单位晶体管的6005422成本不降反升应用先进制程的芯片研发费用大幅增长500Chiplet即小芯片是指预先制造好具有特定功能可4002978组合集成的晶片DieChiplet技术背景下可以将大型3001744单片芯片划分为多个相同或者不同的小芯片这些小芯片可2001063703以使用相同或者不同的工艺节点制造再通过跨芯片互联和100285377513封装技术进行封装级别集成以在功率性能和成本方面找0到优化的平衡65nm40nm28nm22nm16nm10nm7nm5nm资料来源IBS中信建投图表将大芯片转换为Chiplets进行异构集成图表每百万门晶体管的成本在28nm后开始上升资料来源ChipScaleReview中信建投资料来源IBS中信建投Chiplet为芯片制造提供了性能与成本平衡的新方案Chiplet封装采用小芯片异构集成大幅提升制造良率理论上如果Die尺寸足够小Wafer的利用率可达100如果考虑缺陷随着Die的减小良率将得到提升因此近几年全球晶圆制造厂商积极发展先进封装工艺并且增加25D和3D封装的资本开支在后摩尔定律时代布局Chiplet成为半导体行业发展的必然趋势AMD以实现性能功耗和成本的平衡为目标推行Chiplet设计并提出performanceW和performance衡量标准Chiplet具有成本效应但其造价随着核数的下降而变缓因此可能有一个价格的均衡点来判断是否采用Chiplet技术AMD采用7nm14nm的芯片组方案相较于采用7nm制造同样多核的芯片成本下降了50左右图表Chiplet有利于提升良率图表用Chiplet技术的7nm14nm的造价vs7nm资料来源Wikichip中信建投资料来源AMD中信建投2D-3D的先进封装依据物理结构和电气连接特征区分如果说chiplet是一种芯片设计方法异构集成即是一种芯片封装方法为使异构集成的Chiplet封装实现需要借助到2D21D23D25D3D等一系列先进封装工艺先进封装的不同层次主要依据多颗芯片堆叠的物理结构和电气连接方式划分例如2D封装中的芯片直接连接到基板其他封装则以不同形式的中介层完成互联图表先进封装的层次图表先进封装依据互连密度和性能排名资料来源RecentAdvancesandTrendsinAdvancedPackaging中信建投资料来源RecentAdvancesandTrendsinAdvancedPackaging中信建投2D-25D在XY平面上封装多颗芯片中介层是主要差异点2D2D封装是指在基板的表面水平安装所有芯片和无源器件的集成方式芯片之间的连接主要通过基板实现少数通过键合线直接连接2D典型案例包括TSMC的InFO封装技术25D25D封装特指采用了中介层interposer的集成方式中介层多采用硅材料芯片通常通过MicroBump和中介层相连接作为中介层的硅基板采用Bump与基板相连硅基板上下表面的上下表面的电气连接通道通常由RDL与贯穿硅基板的TSV构建25D典型案例包括TSMC的CoWoS-S技术21D23D介于2D和25D硅转接板之间21D23D之间的间隙较为模糊主要特点是采用薄膜有机中介层高密度RDL或嵌入基板的硅桥替代中介层进行互连典型的案例包括Intel的EMIB封装技术由于不采用硅中介层有利于降低成本21D23D在一些应用中被视作25D封装的一种替代选择图表2D与25D封装下结构示意图图表21D23D25D封装结构对比资料来源SiP与先进封装台积电中信建投资料来源RecentAdvancesandTrendsinAdvancedPackaging中信建投3D封装在Z轴上延伸物理结构TSV可实现高密度电气互连3DwithTSV目前3D封装通常特指芯片通过TSV直接进图表A10处理器采用的InFOPOP封装即3DwithoutTSV行高密度互连典型的案例即HBM3DwithoutTSV虽然多颗芯片在物理结构上呈现3D堆叠形态但其电气互连上均需要通过基板除极少数通过键合线直接连接的键合点即先通过键合线凸点连接到基板然后在基板上进行电气互连而非TSV在某些场景下此类集成也被归类为2D集成以与3DTSV进行区分典型案例即TSMC的InFOPoP图表3DwithoutTSV案例图表3DwithTSV案例资料来源RecentAdvancesandTrendsinAdvancedPackaging中信建投完成前道工序的硅晶圆中TSV制造工艺对应用3DIC封装技术的有源器件晶片主要使用via-middle工艺制造TSV由于fab拥有相关设备具备相关专业知识技能有源器件的TSV应由fab厂制造并且制造TSV的成本不到制造32nm器件晶片的成本的5图表TSVVia-Middle工艺制造存储器的关键步骤和所有权TSVVia-Middle工艺在FEOL用于对器件进行图案化和MOL用于形成金属接触之后通过五个关键步骤制造TSVs蚀刻形成通孔通过等离子体增强化学气相沉积PECVD电介质通过物理气相沉积PVD阻挡层和种子层使用电镀铜填充和化学机械抛光CMP去除覆盖的铜金属层的堆积最后是钝化开口BEOL所有这些步骤都应在FAB中完成MEOL步骤通过凸点下金属化UBM以及使用C4普通晶圆凸点焊接到整个晶片用粘合剂将TSV晶片临时粘合到载体晶片上再将TSV晶片反向研磨至铜填充TSV顶部几微米进行硅干法蚀刻直到铜填充TSV顶部以下几微米在整个晶片上进行低温隔离SiNSiO2沉积使用CMP去除SiNSiO2和Cu以及Cu填充TSVCu显露的晶种层在铜填充TSV的顶部制备UBM上述所有步骤应由OSAT完成资料来源半导体百科中信建投硅中介层上TSV的制造工艺对于无源转接板例如25D封装中的硅转接板TSV和RDL既可以由fab制造也可由OSAT制造取决于布局设计和制造能力尤其是RDL的线宽和间距通常OSAT可以完成几微米的线宽和间距图表无源转接板上TSV制备的关键步骤和所有权TSV与RDL步骤在一块硅衬底无有源器件上沉积钝化层制作TSV构建RDL并进行钝化开口MEOL步骤在UBM之后将TSV晶片临时粘合到载体1进行背面研磨硅蚀刻低温钝化和铜暴露完成UBMC4工艺以及与载体2的临时粘合不带TSV的器件晶圆分别用微焊料凸点或带有焊帽的Cu柱对存储器晶片进行微凸点处理将器件晶片切成有微凸点Cu柱的单个芯片封装与测试步骤剥离载体1进行C2W键合器件芯片与TSV晶片的键合剥离载体2并且TSV晶片被切割成单独的TSV模块TSV模块可以组装在封装基板上进行测试资料来源半导体百科中信建投台积电先进封装技术平台3DFabric台积电已将其先进封装技术整合为一个品牌3DFabric其中包含三大技术平台CoWoSChiponWaferonSubstrate25D晶圆级封装技术InFOIntergratedFan-Out采用RDL重新布线层代替硅中介层无需TSVSoICSystemonIntegratedChips前端封装技术具有高密度垂直堆叠性能图表台积电先进封装技术平台图表台积电不同封装技术的封装密度和键合间距资料来源台积电中信建投资料来源台积电中信建投CoWoS适用于HPC与AI计算领域的25D封装技术图表台积电CoWoS技术平台CoWoS为HPC和AI计算领域广泛使用的25D封装CoWoS-S技术台积电早在2011年推出CoWoS技术并在2012年首先应用于Xilinx的FPGA上此后华为海思英伟达谷歌等厂商的芯片均采用了CoWoS例如GP100P100显卡核心TPU20如今CoWoS已成为HPC和AI计算领域广泛应用的25D封装技术绝大多数使用HBM的高性能芯片包括CoWoS-R大部分创企的AI训练芯片都应用了CoWoS技术CoWoS可以分为为CoWoS-SCoWoS-R和CoWoS-L三种CoWoS-S基于硅中介层为先进SoC和HBM提供系统集成CoWoS-R更强调小芯片间的互连利用RDL实现最小4m的布线CoWoS-LCoWoS-L则是最新的CoWoS技术结合了CoWoS-S和InFO两种技术的优点使用RDL与LSI本地硅互连进行互连具有最灵活的集成性资料来源台积电中信建投