我们认为，因云业务高增、TPU落地加速与潜在需求外溢，增强谷歌对自研算力的信心。近期谷歌：1）扩大与Marvell的定制芯片合作，覆盖AI芯片、存储控制器、网络接口控制器、内存接口控制器与近存计算等多个TPU配套芯片；我们认为，此协议较之前双方4月达成的两款定制芯片设计协议（MPU+低时延推理芯片）有所扩大。协议中，谷歌还将获得5897万股Marvell认股权证，行权价206.58美元/股，对应约122亿美元。路透社预计，若相关业绩目标全部达成，Marvell至FY2033累计收入可达约1200亿美元；受此推动，Marvell 3/19股价收涨约10%。我们强调，谷歌正积极扩展自研芯片版图，有望凭借TPU+CPU+MPU/CXL芯片+低时延推理芯片+模型专用芯片，形成对标英伟达的全栈算力体系。2）与AMD合作TPU v10相关设计（合作涉及CPUIP）及Frozen v2模型专用芯片项目。谷歌自研CPU采用ARM架构，此次补齐x86能力，有望更好适配Agentic AI时代的算力需求。3）模型端近期进展相对承压。Gemini 3.7 Flash已发布，但3.5 Pro仍未落地；与此同时，DeepMind或将研发重心转向Flash系列，并伴随组织重组及人员调整。
　　TPU供应链加速多元化，看好TPU v9率先采用EMIB-T
　　我们认为，谷歌正加速分散ASIC供应链。谷歌与博通的合作始于16年TPU v1项目，并于26年3月签署五年协议，覆盖TPU v8-v11四代产品。自TPU v8起，谷歌逐步引入多元供应商：训练版v8t延用博通，推理版v8i引入联发科，后续Marvell加入将进一步完善多供应商体系。Trendforce 8月3日报道，凭借336GSerDes IP，联发科已获得TPU v9较大份额订单，预计28年初量产；随着TPU v10 SerDes升级至400G/448G，若联发科按期完成IP验证，有望进一步与博通竞争。封装方面，市场认为EMIB-T与CoWoS-L直接竞争，但我们认为其更有可能成为CoPoS量产前超大AI芯片封装的重要方案，主因：1）EMIB-T通过在硅桥内部集成TSV实现垂直供电与高速互连优化，而CoWoS/CoPoS主要通过硅中介层或RDL层横向供电；2）EMIB-T支持8-12x Reticle封装，CoWoS-L支持3.3-9.5x Reticle封装，而支持更大尺寸上限的CoPoS最快预计28年量产。我们认为，联发科版本TPUv9有望成为EMIB-T落地的首个重要案例。
　　TPU拓扑持续升级，6DTorus或将提升大规模集群互联效率
　　Semi Analysis和Funda 8月19日也报道称，谷歌TPU 9t集群或由3DTorus升级至6DTorus架构。此前TPU v8i已引入Boardfly拓扑，将1,152颗芯片集群的网络直径由16跳缩短至约7跳，通过拓扑创新优化Scale-up互联效率。我们认为，拓扑升级主要解决集群规模扩大后All-to-All通信带来的带宽及时延瓶颈。3DTorus下，每柜64颗TPU通常采用4×4×4结构，单颗TPU通过6条ICI与相邻芯片互联，跨柜传输则通过边界节点的光模块及OCS。6DTorus则将柜内拓扑调整为2？，并新增6条跨柜光互连。以4,096颗TPU集群为例，最长路径可由3DTorus的24跳缩短至约12跳。
　　AMD参与TPU设计，谷歌加速探索“后GPU”推理架构
　　8月16日，Tom’s Hardware报道称，AMD或参与谷歌TPU v10设计，通过集成AMDCPUIP，提升TPU在强化学习、Agentic AI等CPU密集型负载下的处理效率。我们认为，谷歌自研Axion CPU基于ARM架构，引入AMD或补齐x86能力，提升Agentic AI时代的算力适配性。此外，8月19日DigiTimes报道，谷歌与AMD还将合作开发Frozen v2芯片，通过将Gemini部分模型信息固化至芯片，降低对HBM的依赖，提升AI推理的速度和经济性。我们认为，AMD 6月收购Taalas或是双方合作的重要基础。
　　风险提示：AI技术落地不及预期，行业竞争激烈