行业观点
　　摩尔定律发展放缓，先进制程工艺逐渐逼近物理极限，进一步缩小特征尺寸变得特别困难，众多厂商开始将研发方向由先前的“如何把芯片变得更小”转变为“如何把芯片封得更小”。先进封装因其具备高经济效能、高封装密度以及高度集成的优势，目前正进入快速发展的阶段。晶圆厂在刻蚀等前道步骤的硅通孔技术上积累丰富，因而在2.5D/3D封装技术方面较为领先；而以日月光为代表的后道封装厂商则更熟悉异质异构集成，在系统级封装的发展方面更有优势。
　　投资逻辑
　　先进封装应用广泛，是实现Chiplet设计的基础。在Chiplet设计方案中，不同的die（芯片裸片）之间采用先进封装互联。目前，先进封装向连接密集化、堆叠多样化和功能系统化方向发展主要依赖四大要素：凸块（Bump）、重布线层（RDL）、晶圆（wafer）以及硅通孔（TSV）技术。其中，RDL和TSV分别起到横向及纵向电气延伸的作用，Bump及晶圆级封装主要起到缩小封装尺寸，提升单位体积性能的作用。目前主流的先进封装方案包括倒装封装（FC）、晶圆级封装、扇出型封装（Fan Out）、2.5D/3D封装以及系统级封装（SiP）。根据Yole及集微咨询数据，倒装封装技术是目前市场份额最大的板块，2022年全球倒装封装技术市场规模为290.9亿美元，占比达76.7%。未来3D封装有望快速成长，份额有望快速提升。
　　AI加速落地，带动先进封装需求快速增长。先进封装在高算力芯片上优势显著：HBM方案的提出，解决了存储内存速率瓶颈的问题；AMD的新款算力芯片MI300由13个小芯片堆叠而成，采用堆叠子模块的方式进一步提升性能；CoWoS技术在GPU芯片的批量应用，解决了互联密度的问题。目前，伴随AI相关应用的加速落地，对于算力芯片的需求快速提升，与之配套的先进封装需求快速增长。目前CoWoS的发明者台积电计划斥资900亿新台币设立生产先进封装的晶圆厂以满足日益饱满的订单，其他海外大厂也在加快布局，以满足日益增长的先进封装需求。
　　我国先进封装快速发展且潜力巨大。我国先进封装市场快速成长，据中国半导体行业协会统计及集微咨询数据，预计2023年中国先进封装市场规模预计达1330亿元，2020-2023年4年的复合增长率约为13.8%。但是，目前国内先进封装市场占比仅为39.0%，与全球先进封装市场占比（48.8%）相比仍有较大差距，尚有较大提升空间。目前，由于制裁不断升级，国内先进制程发展受阻，Chiplet设计及先进封装制造有希望成为国产替代的突破口，我国先进封装产业有望进入发展快车道。
　　周期复盘：行业触底持续进行，底部反转或将到来。封测厂营收与半导体销售额呈高度拟合关系，受下游需求侧不景气的影响，封测厂商稼动率底部承压。但是，我们判断拐点或将出现，部分设计厂商目前已从“被动补库存”阶段陆续进入“主动去库存阶段”，封测厂商稼动率已有回暖迹象。展望未来，芯片设计公司库存压力将有望随下游需求边际向好而继续改善，待需求底部反转后，由于封测公司在产业链中的位置相对靠后，封测公司有望率先收益。此外，由于封测行业重资产属性强，进入上行周期后，有望表现更高的利润弹性。
　　投资建议
　　封测厂：建议积极关注先进封装占比高的长电科技、通富微电、甬矽电子等。先进封装产能积极扩张，与之相关的设备产业链有望率先受益：建议积极关注华海清科、新益昌等。
　　风险提示
　　半导体行业景气度复苏不及预期、市场竞争加剧以及先进封装市场规模增长不达预期的风险。
　　

研究报告全文：摩尔定律发展放缓先进制程工艺逐渐逼近物理极限进一步缩小特征尺寸变得特别困难众多厂商开始将研发方向由先前的如何把芯片变得更小转变为如何把芯片封得更小先进封装因其具备高经济效能高封装密度以及高度集成的优势目前正进入快速发展的阶段晶圆厂在刻蚀等前道步骤的硅通孔技术上积累丰富因而在25D3D封装技术方面较为领先而以日月光为代表的后道封装厂商则更熟悉异质异构集成在系统级封装的发展方面更有优势先进封装应用广泛是实现Chiplet设计的基础在Chiplet设计方案中不同的die芯片裸片之间采用先进封装互联目前先进封装向连接密集化堆叠多样化和功能系统化方向发展主要依赖四大要素凸块Bump重布线层RDL晶圆wafer以及硅通孔TSV技术其中RDL和TSV分别起到横向及纵向电气延伸的作用Bump及晶圆级封装主要起到缩小封装尺寸提升单位体积性能的作用目前主流的先进封装方案包括倒装封装FC晶圆级封装扇出型封装FanOut25D3D封装以及系统级封装SiP根据Yole及集微咨询数据倒装封装技术是目前市场份额最大的板块2022年全球倒装封装技术市场规模为2909亿美元占比达767未来3D封装有望快速成长份额有望快速提升AI加速落地带动先进封装需求快速增长先进封装在高算力芯片上优势显著HBM方案的提出解决了存储内存速率瓶颈的问题AMD的新款算力芯片MI300由13个小芯片堆叠而成采用堆叠子模块的方式进一步提升性能CoWoS技术在GPU芯片的批量应用解决了互联密度的问题目前伴随AI相关应用的加速落地对于算力芯片的需求快速提升与之配套的先进封装需求快速增长目前CoWoS的发明者台积电计划斥资900亿新台币设立生产先进封装的晶圆厂以满足日益饱满的订单其他海外大厂也在加快布局以满足日益增长的先进封装需求我国先进封装快速发展且潜力巨大我国先进封装市场快速成长据中国半导体行业协会统计及集微咨询数据预计2023年中国先进封装市场规模预计达1330亿元2020-2023年4年的复合增长率约为138但是目前国内先进封装市场占比仅为390与全球先进封装市场占比488相比仍有较大差距尚有较大提升空间目前由于制裁不断升级国内先进制程发展受阻Chiplet设计及先进封装制造有希望成为国产替代的突破口我国先进封装产业有望进入发展快车道周期复盘行业触底持续进行底部反转或将到来封测厂营收与半导体销售额呈高度拟合关系受下游需求侧不景气的影响封测厂商稼动率底部承压但是我们判断拐点或将出现部分设计厂商目前已从被动补库存阶段陆续进入主动去库存阶段封测厂商稼动率已有回暖迹象展望未来芯片设计公司库存压力将有望随下游需求边际向好而继续改善待需求底部反转后由于封测公司在产业链中的位置相对靠后封测公司有望率先收益此外由于封测行业重资产属性强进入上行周期后有望表现更高的利润弹性封测厂建议积极关注先进封装占比高的长电科技通富微电甬矽电子等先进封装产能积极扩张与之相关的设备产业链有望率先受益建议积极关注华海清科新益昌等半导体行业景气度复苏不及预期市场竞争加剧以及先进封装市场规模增长不达预期的风险敬请参阅最后一页特别声明1扫码获取更多服务行业深度研究内容目录一先进封装后摩尔时代提升系统性能的关键路径511摩尔定律放缓先进封装接力先进制程助力持续发展512先进封装发展迅速各路线百花齐放713Chiplet助力AI算力芯片持续发展12二行业周期触底持续进行底部反转或将到来14三海外大厂技术布局1731台积电1732英特尔1933三星2134日月光2235安靠23四投资建议2441封测厂2442先进封装设备30五风险提示36图表目录图表1集成电路的两大发展路线5图表2摩尔定律发展放缓5图表3封装产业进入先进封装发展阶段5图表4封测技术发展阶段及代表封装形式6图表5先进封装具备I0数量多体积小和高度集成的优势6图表6先进封装有望助力集成电路翻越制约持续发展的四座高墙7图表72023年全球封测市场规模将达822亿美元7图表82023年中国大陆封测市场规模将达2807亿元7图表92026年全球先进封装市场渗透率将超过508图表10中国大陆先进封装市场渗透率较低8图表11全球各先进封装技术市场规模亿美元8图表12金凸块工艺流程9图表13铜柱凸块工艺流程9图表14铜镍金凸块工艺流程9图表15电镀焊锡凸块工艺流程9图表16RDL工艺流程10敬请参阅最后一页特别声明2扫码获取更多服务行业深度研究图表17TSV工艺流程10图表18先进封装的四要素10图表19倒装封装与传统封装对比图11图表20晶圆级封装工艺流程11图表21扇入扇出型封装结构示意图11图表2225D3D封装结构示意图11图表23系统级封装具备开发周期更短良率更高成本更低的优势12图表24Chiplet技术相比SoC技术每个模块可以采用不同的工艺12图表25Chiplet提高良率和集成度降低成本加速芯片迭代13图表26Chiplet提升芯片良率13图表27HBM解决了内存速率瓶颈的问题13图表28AMDMI300剖面图14图表29封测厂业绩情况与半导体销售额拟合程度高15图表30移动通信和计算机是2022年半导体最大的两个下游应用终端产品15图表312023年全球PC出货量预计268亿台16图表322023年全球智能手机出货量预计134亿台16图表33国内模拟芯片设计公司存货亿元16图表34国内数字芯片设计公司存货亿元17图表35封测公司固定资产折旧占主营业务成本比例高17图表36台积电3DFabric系列产品18图表37台积电CoWoS结构示意图18图表38台积电SoIC与CoWoSInFO的关系19图表39英特尔EMIB结构示意图20图表40英特尔Foveros结构示意图20图表41英特尔ODI结构示意图21图表42三星I-CubeS结构示意图21图表43三星I-CubeE结构示意图21图表44三星H-Cube结构示意图22图表45三星X-Cube结构示意图22图表46日月光VIPack先进封装平台22图表47日月光FOPoP及FOCoS结构示意图23图表48日月光FOPoP-Bridge及FOSiP结构示意图23图表49光纤集成的演变历程23图表50安靠先进封装技术24图表512022年海内外主要封测厂商营收排名25敬请参阅最后一页特别声明3扫码获取更多服务行业深度研究图表522022年长电科技实现营收33762亿元同比增长106926图表532022年长电科技实现归母净利润3231亿元同比增长92026图表54通富微电产线详情26图表552022年通富微电实现营收21429亿元同比增长355227图表562022年通富微电实现归母净利润502亿元同比下降475327图表57华天科技五大基地主要封装类型及应用27图表582022年华天科技实现营收11906亿元同比下降15828图表592022年华天科技实现归母净利润754亿元同比下降467428图表60甬矽电子主营产品及主要客户28图表612022年甬矽电子实现营收2177亿元同比增长59629图表622022年甬矽电子实现归母净利润138亿元同比下降571129图表63甬矽电子先进封装产品营收拆分百万元29图表642022年晶方科技实现营收1106亿元同比下降216230图表652022年晶方科技实现归母净利润228亿元同比下降604530图表66国内外先进封装涉及前道及后道设备厂商梳理30图表672022年华海清科实现营收1649亿元同比增长1048631图表682022年华海清科实现归母净利润502亿元同比增长1529831图表69华海清科CMP设备业务营收占比高毛利率持续增长31图表702022年芯碁微装实现营收652亿元同比增长325132图表712022年芯碁微装实现归母净利润137亿元同比增长286632图表72芯碁微装主营业务收入稳步增长32图表732022年芯源微实现营收1385亿元同比增长671233图表742022年芯源微实现归母净利润200亿元同比增长1587733图表75芯源微光刻工序涂胶显影设备营收稳步增长收入贡献过半33图表762022年新益昌实现营收1184亿元同比下降10834图表772022年新益昌实现归母净利润205亿元同比下降117634图表782022年奥特维实现营收3540亿元同比下降729434图表792022年奥特维实现归母净利润713亿元同比增长922534图表802022年大族激光实现营收14961亿元同比下降84035图表812022年大族激光实现归母净利润1210亿元同比下降393535图表822022年光力科技实现营收614亿元同比增长158936图表832022年光力科技实现归母净利润065亿元同比下降445636图表842022年耐科装备实现营收269亿元同比增长81936图表852022年耐科装备实现归母净利润057亿元同比增长76836敬请参阅最后一页特别声明4扫码获取更多服务行业深度研究11摩尔定律放缓先进封装接力先进制程助力持续发展摩尔定律发展放缓集成电路产业寻求新的发展路线根据摩尔定律集成电路上可以容纳的晶体管数目在大约每经过18个月到24个月便会增加一倍处理器性能大概每两年翻一倍同时价格下降为之前的一半集成电路产业主要沿着两条技术路线发展一是延续摩尔定律芯片向小型化发展通过缩小CMOS器件的晶体管尺寸来增加芯片的晶体管数量进而提升芯片性能二是超越摩尔定律采取先进封装技术将模拟光电传感等集成在一个系统内实现系统的性能提升和功能融合目前先进制程工艺逐渐逼近物理极限越来越多的厂商开始将研发方向由先前的如何把芯片变得更小转变为如何把芯片封得更小先进封装逐渐成为行业发展重点图表1集成电路的两大发展路线图表2摩尔定律发展放缓来源先进封装技术的发展与机遇国金证券研究所来源TheNextPlatform国金证券研究所先进封装正进入快速发展的阶段集成电路封装行业大致划分为五个发展阶段第一阶段为通孔插装时代以DIPSIP技术为代表第二阶段是表面贴装时代该阶段以LCCSOP为代表用引线替代第一阶段的引脚并贴装在PCB板上相对而言封装体积减少封装密度有所提高第三阶段是面积阵列时代开始出现BGACSPFC等先进封装技术这一阶段是目前全球封测厂商所处的主流技术阶段此阶段引线已被取消在封装体积大幅缩减的同时提升了系统性能封装技术的第四阶段工艺从单芯片变为多芯片从封装元件演化为封装系统MCMSiPBumping等技术发展迅速此后微机电机械系统封装MEMS硅通孔TSV扇出型封装Fan-Out等立体结构型封装技术相继出现带动封装产业链进入复杂集成时代图表3封装产业进入先进封装发展阶段来源国金证券研究所敬请参阅最后一页特别声明5扫码获取更多服务行业深度研究图表4封测技术发展阶段及代表封装形式阶段封装形式具体典型的封装形式晶体管封装TO陶瓷双列直插封装CDIP塑料双列直插封装第一阶段通孔插装型封装PDIP单列直插式封装SIP等塑料有引线片式载体封装PLCC塑料四边引线扁平封装第二阶段表面贴装型封装PQFP小外形表面封装SOP无引线四边扁平封装PQFN双边扁平无引脚封装DFN等塑料焊球阵列封装PBGA陶瓷焊球阵列封装CBGA带散热器球栅阵列封装BGA焊球阵列封装EBGA倒装芯片焊球阵列封装FC-BGA等第三阶段晶圆级封装WLP引线框架型CSP封装柔性插入板CSP封装刚性插入板CSP封芯片级封装CSP装圆片级CSP封装等多层陶瓷基板MCM-C多层薄膜基板MCM-D多层印制板多芯片组封装MCM第四阶段MCM-L等系统级封装SiP芯片上制作凸点Bumping等第五阶段晶圆级系统封装-硅通孔TSV扇出型集成电路封装Fan-Out三维立体封装3D等来源艾森股份招股说明书国金证券研究所对比传统封装技术先进封装IO数量多体积小且高度集成化在传统的封装技术中晶圆被切割后通过引线键合的方式实现互联起到保护芯片的作用而外部封装则是通过导线架或导线载板与PCB基板进行连接这种封装形式结构简单成本低廉但随着集成电路产业的高速发展市场对于电子设备的小型化系统化和信息传递速度等的要求不断提高先进封装逐渐成为行业主流技术先进封装运用凸块等工艺采用倒装等键合方式替代传统的引线键合在缩短互联距离的同时提高IO密度具有更高的存储带宽和更好的散热效率同时封装对象由单裸片发展为多裸片芯片组合由单类型平面排布向多功能立体堆叠演变显著提高了封装空间利用率和芯片系统性能图表5先进封装具备I0数量多体积小和高度集成的优势先进封装传统封装Fan-OutWLP25D3D系统内存宽带低中高芯片能耗比低高高芯片厚度高低中芯片发热中低高封装成本低中高性能低中高形态平面芯片之间缺乏高速互联多芯片异质集成芯片之间高速互联功能芯片保护电气连接缩短互联距离提升功能密度异质异构集成来源国金证券研究所集成电路发展受阻先进封装或为破墙首选当前集成电路的发展面临着存储墙面积墙功耗墙以及功能墙四座高墙的制约存储墙全球计算算力约每两年增长31倍而存储带宽每两年增长14倍存储器带宽增长速度明显落后处理器为了突破存储墙业界提出了近存计算方案通过先进封装为基础的超短互连技术实现存储器和处理器间的近距离数据搬运其算力和精度更高面积墙目前光刻机所能支持的最大曝光区域面积是26mm33mm增加光罩面积来提升晶体管集成数量的话方案成本极高而采用先进封装技术集成多颗芯片则是目前主流的低成本破局方案功耗墙随着芯片算力需求的提升GPUCPU芯片热设计功耗逐年增大或将突破千瓦级需更为先进的冷却技术以支持散热需要敬请参阅最后一页特别声明6扫码获取更多服务行业深度研究功能墙在单个芯片衬底上可实现的功能有限通过先进封装的多芯片异质集成技术将计算存储传感等功能元件集成起来可以突破单衬底的功能限制图表6先进封装有望助力集成电路翻越制约持续发展的四座高墙来源先进封装技术的发展与机遇国金证券研究所12先进封装发展迅速各路线百花齐放集成电路封测市场规模逐年增长根据Yole及集微咨询的统计数据2022年全球封测市场规模为8150亿美元同比增长49预计到2026年市场规模有望达9610亿美元2022年-2026年CAGR为42中国大陆作为封测产业的三大市场之一市场规模呈增长趋势据中国半导体行业协会以及集微咨询数据2022年中国大陆封测市场规模为29950亿元预计到2026年市场规模有望达32484亿元图表72023年全球封测市场规模将达822亿美元图表82023年中国大陆封测市场规模将达2807亿元全球封测市场规模左轴亿美元YOY右轴中国大陆封测市场规模左轴亿元YOY右轴1200254800252090036001515600240051030051200-5000-15来源Yole集微咨询国金证券研究所来源中国半导体行业协会集微咨询国金证券研究所先进封装市场规模及占比持续提升中国大陆先进封装占比有望不断提高据Yole及集微咨询数据2022年全球先进封装市场规模为3780亿美元到2026年全球先进封装市场规模达4820亿美元2022年-2026年全球先进封装市场规模CAGR为63先进封装占比有望突破50中国大陆的先进封装市场规模有望快速成长据中国半导体行业协会统计及集微咨询数据2020年中国大陆先进封装市场规模为903亿元市场占比仅为36预计2023年中国先进封装市场规模预计达1330亿元2020-2023年4年的复合增长率约为138但是目前国内先进封装市场占比仅为390与全球先进封装市场占比488相比仍有较大差距有较大提升潜力敬请参阅最后一页特别声明7扫码获取更多服务行业深度研究图表92026年全球先进封装市场渗透率将超过50图表10中国大陆先进封装市场渗透率较低全球先进封装市场规模左轴亿美元YOY右轴中国大陆先进封装市场占比中国大陆传统封装市场占比500201004008015300601020040510020000来源Yole集微咨询国金证券研究所来源集微咨询国金证券研究所先进封装市场以倒装工艺为主未来3D先进封装技术占比将进一步提升根据Yole及集微咨询数据倒装FC封装技术是目前市场份额最大的板块2022年全球倒装封装技术市场规模为2909亿美元占比达767到2026年其市场规模有望增加至34032亿美元其他高阶的封装形式如Fan-Out3DStacked占比将有所提升其中3DStacked技术市场规模增长速度最快2019年-2026年期间的复合年增长率为227预计2026年市场份额将达到153图表11全球各先进封装技术市场规模亿美元Fan-OutWLCSPFlip-chip3DStackedED500400300200100020192020202120222023E2024E2025E2026E来源Yole集微咨询国金证券研究所先进封装的四大要素推动着封装技术向连接密集化堆叠多样化和功能系统化方向发展1凸块Bump技术运用于倒装封装中是早期先进封装区别于传统封装的一个显著特征该工艺通过在晶圆或芯片表面焊接球状或柱状金属凸点来实现界面间的电气互联和应力缓冲随着技术进步凸块尺寸越来越小发展出不需要凸块的混合键合HybridBonding互联方式连接密度大幅提升根据凸块材料的不同凸块工艺可分为四类1金凸块工艺1溅镀用高速离子对金属进行轰击使其表面沉积一层金属层2上胶在晶圆表面涂一层光刻胶再通过光模板进行曝光浸入显影液后胶部分溶解从而在光刻胶上对凸块位置开窗3电镀将晶圆浸入电镀液在电流差的作用下金属离子移动到开窗位置形成凸块4去胶蚀刻去除多余的光刻胶并通过蚀刻去除凸块周围的金属层2铜柱凸块工艺1再钝化在晶圆上的凸块位置附近涂抹聚合物或金属形成钝化层以提供芯片保护及结构支撑作用2溅镀3上胶4电镀5去胶蚀刻6回流运用助焊剂对焊料进行多次回流形成光滑的截球形凸块敬请参阅最后一页特别声明8扫码获取更多服务行业深度研究图表12金凸块工艺流程图表13铜柱凸块工艺流程来源颀中科技官网国金证券研究所来源颀中科技官网国金证券研究所3铜镍金凸块工艺工艺流程与金凸块工艺流程相似区别在于1铜镍金凸块的表面面积更大改变了芯片的部分线路结构键合灵活性更高2凸块中铜占比较高大幅降低成本和导通电阻4锡凸块工艺工艺流程与铜柱凸块工艺流程相似区别在于1球体体积更大是铜柱凸块尺寸的3-5倍可焊性更强也可以采用电镀工艺回流形成大直径锡球2分为电镀焊锡和植球焊锡两类前者尺寸更小可用于小尺寸封装后者使用更大的焊锡球来形成接点可以增加元件与基板底材之间的距离缓冲基板与元件间因热膨胀差异而产生的应力增加元件的可靠性图表14铜镍金凸块工艺流程图表15电镀焊锡凸块工艺流程来源颀中科技官网国金证券研究所来源颀中科技官网国金证券研究所2重布线层RDL技术是用于水平方向电气延伸和互联的技术由于I0触点通常分布芯片四周如果直接进行倒装封装会因为引线过少或过密影响连接效果而RDL通过对芯片上的触点进行重新布局和导电改变芯片管脚的分布或将管脚引出到外围宽松的区域从而降低封装难度并增加IO引脚数量RDL工艺需要曝光PVD等设备具体工艺流程如下1再钝化形成绝缘层并开口2利用旋涂膜技术涂覆烘烤后形成种子层3上光刻胶曝光显影后形成线路图再电镀铜垫4去胶刻蚀5第一层布线完成后重复步骤开始形成第二层3晶圆wafer技术是先进封装在封装对象层面实现突破的工艺基础在传统封装中裸片先进行切割分片再各自封装而晶圆级封装WLP则是在晶圆的基础上直接封装再进行切割分片封装面积与裸片一致可以提高封装效率并降低封装成本敬请参阅最后一页特别声明9扫码获取更多服务行业深度研究图表16RDL工艺流程图表17TSV工艺流程来源SMT国金证券研究所来源SMT国金证券研究所4硅通孔TSV技术是在垂直方向上进行电气延伸和互联的技术也是实现三维立体堆叠和系统集成的基础该技术通过在硅中介层或芯片中插入垂直的金属填通孔短距离连接上下层芯片可以实现高带宽低延时的信息传递被大量应用于系统级封装如25D3D封装TSV工艺需要DRIECVDPVDCMP等设备具体工艺流程如下1通孔刻蚀运用激光刻蚀湿法刻蚀或深反应离子刻蚀技术在硅片上打孔2在硅孔内形成绝缘层防止通孔间漏电或串扰3运用物理气相沉积等方法形成阻挡层和种子层4运用电镀工艺在通孔内填充铜钨多晶硅等金属材料5运用CMP工艺对晶圆片进行抛光减薄6使用粘合剂金属或氧化物实现多层硅芯片的堆叠和键合图表18先进封装的四要素来源国金证券研究所倒装封装是直接在芯片IO焊盘上或RDL重布线层上沉积凸块然后将芯片电气面朝下倒扣在封装衬底上实现电气互联的封装技术与传统封装引线键合WireBonding方式相比倒装技术大幅缩短了互联距离电阻电感更小芯片电性能和散热性更好同时紧凑的结构排布使得封装具有更小的尺寸和更强的抗冲击性对于移动设备和工业应用等领域具有重要意义敬请参阅最后一页特别声明10扫码获取更多服务行业深度研究图表19倒装封装与传统封装对比图图表20晶圆级封装工艺流程来源SK海力士国金证券研究所来源SemiconductorEngineering国金证券研究所晶圆级封装是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术对比传统封装先切割晶圆再逐个封装的流程晶圆级封装技术直接在晶圆上完成封测程序后进行批量化切割封装与芯片制造融为一体大幅缩减生产成本同时该类封装不需要引线框架基板等介质可以最大程度地提高封装效率封装后的芯片尺寸与裸片一致扇出型封装晶圆级封装分为扇入型封装Fan-in和扇出型封装两种扇入型封装利用RDL层将电信号向内扩展至芯片中心封装尺寸基本等于芯片尺寸可容纳的IO数量较少多用于小型便携产品但随着技术进步对于芯片IO数量的要求不断提升扇出型封装应运而生扇出型封装是在芯片的范围之外利用RDL重布层将电信号向外扩展至芯片外的区域扇出区因此可以连接更多引脚相比于扇入型扇出型封装具有更好的扩展能力电气性能和热性能多用于基带处理器射频收发器5G医疗器件处理器等低耗高频高速的设备中图表21扇入扇出型封装结构示意图图表2225D3D封装结构示意图来源国金证券研究所来源SemiconductorEngineering国金证券研究所25D3D封装25D封装和3D封装是多芯片立体堆叠的封装技术两者的主要区别在于电互联的实现方式25D封装是在中介层interposer上打孔布线来展开水平互联3D封装则是直接在芯片上打孔布线实现垂直方向的上下层连接从制造结构来看25D封装的芯片倒扣在中介层interposer之上通过一系列的微凸块和硅通孔实现不同功能裸片和基底之间的连接具有高密度低功耗和低延迟的特性而3D封装不需要中介层芯片通过TSV多层垂直堆叠直接实现高密度互连提高了IC的性能同时因为它允许更加紧凑的布线设计减少了信号传输的阻力降低了IC的功耗系统级封装SysteminPackageSiP是将多种功能芯片包括处理器存储器等集成在一个封装内从而实现完整功能的封装方式目前电路集成化的实现主要有系统级封装和系统级芯片SystemonaChipSoC两条技术路径SoC是将具有不同功能的元器件整合在单个芯片中的技术一颗芯片即为一个高度集成系统其信息传递效率更高体积更小缺点在于其设计开发的周期更长技术性要求更高开发成本更高因此多应用于对运算功能要求高的高单价GPUHPC等而系统级封装是将单颗功能复杂的SoC集成芯片剥离成多个具有特定功能的芯片Chiplet再采用TSVinterposer等工艺形成敬请参阅最后一页特别声明11扫码获取更多服务行业深度研究多功能异质异构的封装其开发周期更短良率更高成本更低是目前平衡功能与经济效益的最优选择图表23系统级封装具备开发周期更短良率更高成本更低的优势系统级芯片SoC系统级封装SiP一个芯片就是一个系统集成系统的各个芯片与无源器件开发周期长成本高良率低更开发周期短成本低良率高多是同质材料可集成异质组件如射频器件RLC更高密度更高速相对SoC密度低速度低产品效能较高产品效能较低来源国金证券研究所13Chiplet助力AI算力芯片持续发展Chiplet提升大芯片制造良率降低生产制造成本经Chiplet架构设计后不同的die芯片裸片之间采用先进封装互联Chiplet指小型模块化芯片通过die-to-die内部互联技术将多个模块芯片与底层基础芯片封装在一起形成一个整体的内部芯片与SoC不同Chiplet将不同模块从设计时就按照不同计算或者功能单元进行分解制作成不同die后使用先进封装技术互联封装不同模块制造工艺可以不同图表24Chiplet技术相比SoC技术每个模块可以采用不同的工艺来源国金证券研究所Chiplet相比传统SoC芯片优势明显Chiplet能利用最合理的工艺满足数字射频模拟IO等不同模块的技术要求把大规模的SoC按照功能分解为模块化的芯粒在保持较高性能的同时大幅度降低了设计复杂程度有效提高了芯片良率集成度降低芯片的设计和制造成本加速了芯片迭代速度敬请参阅最后一页特别声明12扫码获取更多服务行业深度研究图表25Chiplet提高良率和集成度降低成本加速芯片迭代Chiplet的优势原因大面积的SoC放大了芯片生产中的工艺误差和加工缺陷而Chiplet只需要保障各良率提高个被集成的裸片的良率即可有效降低了先进制程的研发和制造风险提高了良率Chiplet通过多个芯片片间集成可以在封装层面突破单芯片上限提高集中度复集成度提高杂度设计成本降低Chiplet设计灵活且可以重复使用制造成本降低Chiplet可针对不同模块采取最合适的制程分开制造制造成本大幅降低Chiplet将已有合格裸片进行集成设计缩短了芯片的研发和设计周期且不同模块芯片迭代速度加快可以分别迭代加块芯片迭代速度来源国金证券研究所图表26Chiplet提升芯片良率来源唯芯派国金证券研究所HBM的应用解决了内存速率瓶颈HBMHighBandwidthMemory即高带宽存储器其通过使用先进的封装方法如TSV硅通孔技术垂直堆叠多个DRAM在高性能计算应用对内存速率提出了更高的要求的背景下使用先进封装工艺的HBM很好的解决了传统DRAM的内存速率瓶颈的问题HBM内部的DRAM堆叠属于3D封装而HBM与AI芯片的其他部分合封于Interposer上属于25D封装图表27HBM解决了内存速率瓶颈的问题来源Hardzone国金证券研究所堆叠子模块提升计算性能敬请参阅最后一页特别声明13扫码获取更多服务行业深度研究Chiplet支持多颗计算die合封于同一芯片通过堆叠实现处理能力的提升AMD于2023年6月发布了MI300产品该芯片拥有13个小芯片共包括9个5nm的计算核心6个GCD3个CCD4个6nm的IOdie兼InfinityCache同时起到中介层的作用位于计算核心和interposer之间同时还搭载了累计8颗共计128GB的HBM3芯片图表28AMDMI300剖面图来源HighYield国金证券研究所助力国产半导体厂商突破海外制裁Chiplet技术发展潜力大有望助力国产半导体厂商突破海外科技领域制裁2020年美国将中芯国际列入实体清单限制14nm及以下制程的扩产导致国产14nm制程处于存量市场无法扩张Chiplet技术可部分规避海外限制向下超越封锁1Chiplet化整为零将单颗芯片裸片面积缩小使坏点出现时对整体晶圆的影响缩小即良率提高因此在国内14nm产能为存量的局面下提升了实际芯片产出2Chiplet可仅对核心模块如CPUGPU采用先进制程对其他模块采用成熟制程有效降低对先进制程的依赖减少了14nm晶圆的用量3Chiplet可通过将两颗14nm芯片堆叠互联单位面积晶体管数量翻倍实现超越14nm芯片的性能因此Chiplet技术成为中国半导体行业实现弯道超车的逆境突破口之一封测厂营收与半导体销售额呈高度拟合关系从产业链位置来看封测属半导体产业链中位置相对靠后的环节封测厂生产的产品将成为最终产品形态并进入设计厂商库存因此在库存水位较高的情况下受IC设计厂商砍单影响封测厂商表现会相对较弱业绩出现明显下滑但若当下游需求好转情况下IC设计厂商会优先向封测厂商加单加工处理之前积累的未封装晶圆进而推动整体产业链从底部实现反转从规模上看封测厂营收趋势与全球半导体销售额基本一致敬请参阅最后一页特别声明14扫码获取更多服务行业深度研究图表29封测厂业绩情况与半导体销售额拟合程度高来源Wind国金证券研究所下游出货量持续低迷是半导体景气度下滑的重要因素按下游占比来看移动通信和计算机是半导体最大的两个下游应用终端产品移动通信约占30计算机终端市场约占26汽车工业和其他消费类电子占据了其余部分而手机和电脑的出货量持续低迷处在持续探底的过程中根据Gartner2023年1月发布的预测数据2023年全球PC智能手机出货量分别为268亿台134亿台较2022年分别-65-40图表30移动通信和计算机是2022年半导体最大的两个下游应用终端产品移动通信计算机汽车消费电子工业政府21430141426来源SIA国金证券研究所敬请参阅最后一页特别声明15扫码获取更多服务行业深度研究图表312023年全球PC出货量预计268亿台图表322023年全球智能手机出货量预计134亿台全球PC出货量百万台左轴YoY右轴全球智能手机出货量亿台左轴YoY右轴400201610530010150200014-513100-10-100-2012-15来源GartnerWind国金证券研究所来源GartnerWind国金证券研究所国内芯片设计公司整体库存维持在较高水位部分公司库存拐点已现受供需双重作用国内芯片设计上市公司在2021年-2022Q3库存水平持续攀升从供给端来看自2020年受特殊因素影响全球出现芯片短缺各大半导体制造企业积极扩产伴随新产能陆续释放全球半导体产能出现供给过剩从需求端来看受外部环境及美联储加息等影响下游消费需求持续疲软半导体销售额持续下降在供需双重作用下设计厂商进入被动补库存阶段但是我们判断行业拐点或将出现部分设计厂商目前已从被动补库存阶段陆续进入主动去库存阶段22Q4-23Q1已经有部分芯片设计厂商库存水位下降大多数芯片设计公司库存呈企稳态势展望未来芯片设计公司库存压力将有望随下游需求边际向好而继续改善图表33国内模拟芯片设计公司存货亿元卓胜微圣邦股份纳芯微翱捷科技思瑞浦唯捷创芯汇顶科技杰华特南芯科技电科芯片艾为电子上海贝岭20161284019Q119Q219Q319Q420Q120Q220Q320Q421Q121Q221Q321Q422Q122Q222Q322Q423Q1来源Wind国金证券研究所敬请参阅最后一页特别声明16扫码获取更多服务行业深度研究图表34国内数字芯片设计公司存货亿元紫光国微兆易创新北京君正格科微佰维存储江波龙复旦微电晶晨股份瑞芯微思特威国科微寒武纪40302010019Q119Q219Q319Q420Q120Q220Q320Q421Q121Q221Q321Q422Q122Q222Q322Q423Q1来源Wind国金证券研究所封测行业重资产属性强利润受稼动率影响较大封测行业呈现重资产属性的特质固定资产的比重相对较大稼动率受下游厂商库存水位偏高的影响相对处于低位固定资产的折旧占成本比重较大在行业下行周期内会对利润造成较大影响但展望未来一旦下游需求好转渠道库存下降利润增长的弹性较大图表35封测公司固定资产折旧占主营业务成本比例高201820192020202120222520151050长电科技通富微电华天科技甬矽电子来源Wind国金证券研究所筑底已基本完成封测大厂业绩有望逐季改善从下游需求来看至暗时刻已过部分设计厂商库存水位下降已进入主动去库存阶段下半年部分海外厂商将备货新产品对于封测端的需求有望提升台湾力成在7月25日法说会表示维持今年业绩逐季改善的看法二季度业绩优于一季度预计第三季营收也将优于第二季度此外受益于AI浪潮的拉动先进封装产能吃紧从产业趋势来看有先进封装能力及汽车电子封测业务的公司将在本轮复苏中更为受益31台积电台积电作为产业龙头早在2008年底就成立了专门的导线与封装技术整合部门来研发封装技术经过十余年的技术研发积累了多款先进封装技术并于2020年宣布推出3DFabric品牌进一步整合公司制程工艺和封装技术3DFabric包括前段系统整合芯片技术SoIC和后段基板上芯片封装技术CoWoS和整合型扇出封装技术InFO敬请参阅最后一页特别声明17扫码获取更多服务行业深度研究图表36台积电3DFabric系列产品来源台积电官网国金证券研究所1CoWoSChiponWaferonSubstrate是台积电2011年推出的首个25D先进封装技术包括CoWoS-SCoWoS-R和CoWoS-L三类CoWoS-S包括CoW和oS两部分芯片间通过CoW工艺与硅晶圆相连再通过凸块将CoW芯片与基板相连该技术用微凸块和硅穿孔工艺代替传统引线键合将不同功能的芯片堆叠在同一个硅中介层上实现互联具有缩小封装尺寸降低功耗提升系统性能的优点CoWoS-R是扇出型晶圆级封装该技术利用RDL内插件实现芯片间的互连常用于HBM和SoC的异构集成RDL重布线层由聚合物和铜线组成具有较高的机械灵活性这种灵活性提高了C4连接的完整性可以扩大封装尺寸以满足更复杂的功能需求CoWoS-L是扇出型晶圆级封装它结合了CoWoS-S和InFO技术的优点通过使用带有LSI局部硅互连芯片的互插器实现芯片间的互连并通过RDL层实现电源和信号传输集成最为灵活图表37台积电CoWoS结构示意图来源Semiwiki国金证券研究所2InFOIntegratedFan-Out是扇出型晶圆级系统集成技术包括InFOoSInFOPoP和InFOLSIInFOoS与CoWoS-L相似芯片间通过局部硅相连再用RDL重布层连接芯片和PCB基板其具有高密度的RDL带宽适合HPC和5G通信领域多用于小芯片消费性产品InFOPoP是全球首款三维扇出型晶圆级封装是FOWLP和PoP的结合体上层DRAM芯片通过TIVThroughInFOVia与基板相连再通过凸块与下层扇出型晶圆级封装的处理器相连形成3D结构与FCPoP相比InFOPoP外形更薄具有更好的电气和热性能适用于移动设备HPC等领域敬请参阅最后一页特别声明18扫码获取更多服务行业深度研究InFOLSI则是在InFOoS的结构基础上在基板内嵌入了LSI以增加互联速度适用于HPC领域3SoICSystemofIntegratedChips是超高密度芯片3D立体堆叠技术包含CoWChiponWafer和WoWWaferonWafer两种方案其中CoW技术是晶粒层面的互联即将不同尺寸功能的芯片进行异质集合而WoW技术则是直接用整块晶圆来进行互联通过晶圆堆叠工艺实现同质异构3D硅的集成该技术将多个小芯片集成在单个类似于SoC的芯片中具有比原生SoC更好的性能此外不同于传统的中介层或芯片堆叠的方式该技术可以在不使用微凸点的情况下直接将硅金属层键合到硅芯片上可实现更小的体积和更少的功耗是目前业内最先进的堆叠互连技术之一SoIC属于前道3D制造环节而CoWoS和InFO属于后道环节因此通过SoIC技术将芯片集成到类似于SoC芯片中再整合到CoWoS或InFO工艺中可以实现更小的键合间隔和更高的封装密度图表38台积电SoIC与CoWoSInFO的关系来源台积电官网国金证券研究所32英特尔和台积电相似英特尔也在先进封装领域布局多年相继推出EMIBFoveros和Co-EMIB等先进封装技术其EMIB技术和Foveros技术分别对标台积电的CoWoS技术和InFO技术但相关产品的量产时间均落后于台积电1EMIBEmbeddedMulti-DieInterconnectBridge是25D封装技术它是在载板中嵌入硅桥来完成芯片间互联而不是采用25D封装中常见的硅中介层进行互联相比而言硅桥接层SiliconBridge面积小成本低可以提供更高的带宽和更低的功耗具备设计简单和封装良率优秀等特点但EMIB封装结构并不适用于芯片数量多且对于互联性能要求高的产品敬请参阅最后一页特别声明19扫码获取更多服务行业深度研究图表39英特尔EMIB结构示意图来源Cool3C国金证券研究所2Foveros技术是英特尔推出的首款3D堆叠技术Foveros的顶层芯片以面对面的方式F2F相连下方有微凸块底层芯片中具有TSV硅穿孔再通过下方的凸块实现基板与上层芯片的连通与EMIB相比Foveros可以将不同尺寸和用途的芯片整合起来进行芯片的横向和纵向的互联具有极大的灵活性适用于小尺寸或者带宽要求高的产品图表40英特尔Foveros结构示意图来源Semiwiki国金证券研究所3Co-EMIB和ODI是英特尔在提升封装可扩展性方面的技术成果其中Co-EMIB技术是EMIB和Foveros的结合可以实现多个Foveros结构元件的互连ODIOmniDirectionalInterconnect技术主要有两种类型Type1类似于EMIB结构底层芯片居于顶层芯片之间芯片间通过ODI实现水平互连Type2类似于Foveros底层芯片完全被顶层芯片覆盖上下层芯片通过TSV进行垂直互连这两种类型可以与硅中介层混用针脚数量远高于传统封装技术具有更高的带宽和更低的电阻敬请参阅最后一页特别声明20